# 明細書

電子装置およびそれを用いた半導体装置、ならびに半導体装置の製造方法

## 技術分野

[0001] この発明は、半導体チップや配線基板などの電子装置 およびそれを用いて構成した半導体装置、ならびに半導体装置の製造方法に関する。

## 背景技術

- [0002] 半導体チップに別の半導体チップを接合したり、半導体チップを配線基板の表面にフリップチップボンディングしたりして構成される半導体装置では、半導体チップの表面に金(Au)や銅(Cu)からなるバンプが設けられる。このバンプの頂面には、バンプ材料よりも融点(溶融温度)の低し接合用の金属膜としての錫(Sn)やインジウム(1n)の薄膜が形成されていて、相手側の半導体チップや配線基板との接合時には、この接合用金属膜が加熱溶融させられ、その後に冷却硬でさせられる。これにより、相手側装置との機械的接合 および電気的接続が達成される。
- [0003] 接合用金属膜は、可能な限り薄膜に形成されることが望まれ、具体的には、0.1~5μmの範囲の薄膜とする必要がある。これは、接合用金属膜を厚膜にすると、半導体装置の使用時の発熱によって体積膨張が生じたり、溶融 および拡散して他の装置への悪影響が生じたりするうえ、溶融接合時の安定性も損なわれるからである。ところが、バンプの材料(具体的にはAuまたはCu)は拡散しやすい金属であるため、接合用金属膜の大半が合金膜(たとえば、AuーSn合金膜)となっていて、接合用金属膜の材料の単体の状態の融点(たとえば、Sn単体の融点は232℃)よりも高融点(たとえば、28 0C)となってしまっている。そのため、溶融接合時には、高温の熱処理が必要になり、半導体チップの特性への悪影響が懸念される。
- [0004] この問題は、接合用金属膜を厚膜にすることによって解決できるが、その場合には上述のとおりの不具合が生じることになる。

## 発明の開示

# 課題を解決するための手段

[0006] この発明の目的は、薄い接合膜であっても比較的低温での溶融接合が可能な電子装置およびそれを用いた半導体装置を提供することである。

さらに、この発明の他の目的は、素子特性への影響を抑制しつつ、半導体チップを 半導体基板に接合することができる半導体装置の製造方法を提供することである。

この発明の電子装置は、基板と、基板の表面に形成され、第1金属材料(たとえば、AuまたはCu)からなるパンプと、このパンプの頂面に形成され、単体の状態の融点が上記第1金属材料との合金の融点よりも低い第2金属材料(たとえばSn、InまたはSn-In合金)からなり、他の装置の電気接続部との接合のための接合膜と、上記パンプの頂面と上記接合膜との間に介在され、上記第1金属材料に対する拡散係数が上記第2金属材料よりも低い第3金属材料(たとえば、TiW)からなり、上記パンプの頂面の少なくとも一部を覆うように形成された拡散防止膜とを含む。

[0006] ここで、単体の状態」とは、第1金属材料と第2金属材料との合金(とくに相互拡散により生じる合金)が形成されていない状態を意味し、単一金属元素からなっていて場合のほか、第2金属材料が第1金属材料以外の金属元素を含む合金の場合も含む。

上記の構成によれば、拡散防止膜上に形成された接合膜は、薄膜の状態でも、バンプの材料との相互拡散が生じないので、その材料金属である第2金属材料の単体の状態が保持される。したがって、薄い接合膜でありながら、低融点で溶融させることができ、他の装置の電気接続部との接合時において、比較的低温での溶融接合が可能になる。

[0007] また、上記接合膜を構成する第2金属材料は、上記拡散防止膜を構成する第3金属材料よりも融点の低い材料であることが好ましい。

上記拡散防止膜は、上記バンプの頂面全域を覆っており、上記接合膜の全部が上記拡散防止膜上に形成されていることが好ましい。

この構成によれば、バンプの材料と接合膜の材料との相互拡散を確実に阻止できるから、接合膜は、その全域において比較的低融点の第2金属材料単体の状態に保持されることになり、低温での溶融接合が可能になる。

[0008] 上記拡散防止膜は、上記バンプの頂面の一部を覆っとともに残余の部分を露出するよっに形成されていてもよい。この場合に、上記接合膜は、上記拡散防止膜上に形成された部分と、上記バンプの頂面に接して形成された部分とを有していることが好ましい。

この構成によれば、接合膜において拡散防止膜上に形成された部分は第2金属材料単体の状態に保持され、バンプの頂面に接して形成された部分は相互拡散によって第1および第2金属材料の合金膜となる。そして、第2金属材料単体の部分は、低温での溶融接合に寄与し、合金膜の部分はバンプと接合膜との接合強度の向上(ひいては相手側装置との接合強度の向ア)に寄与することになる。こうして、低温での溶融接合と充分な接合強度とを両立できる。

[0009] 上記基板は、半導体基板であり、上記電子装置は、半導体チップであってもよい。 この構成により、低温での溶融接合が可能なパンプを有する半導体チップが得られる。

また、上記基板は、絶縁基板上に配線導体が形成された配線基板であってもよく、この場合に、上記バンプは、上記配線導体に接合された状態で上記配線基板上に設けられていることが好ましい。この構成により、低温での溶融接合が可能なバンプを有する配線基板が得られる。この配線基板に対して、上記バンプを利用して半導体チップ等の他の電子装置を接合することができる。

- [0010] この発明の半導体装置は、それぞれバンプを有する第1半導体チップおよび第2半導体チップをバンプ同士を接合させて結合したチップ・オン・チップ構造の半導体装置であって、上記第1半導体チップおよび第2半導体チップのうちの少なくともいずれか一方が、上記の構成の電子装置からなっている。この構成により、チップ・オン・チップ構造の半導体装置が得られ、両チップのバンプ間の接合を低温の溶融接合工程によって行える。
- [0011] また、この発明の他の半導体装置は、絶縁基板上に配線導体が形成された配線基板と、この配線基板に上記バンプを対向させて上記配線導体に接合された上記の電子装置とを含む。この構成により、いわゆるフリップチップ接合型の半導体装置が得られ、配線基板上への半導体チップのフリップチップ接合を、低温の溶融接合工程

によって行える。

この発明の半導体装置の製造方法は、半導体基板(たとえば半導体ウエハ)にバン プを介して半導体チップを接合させることによって半導体装置を製造するための方法 である。上記バンプが上記半導体基板および半導体チップの少なくともいずれかー 方の表面に形成されており、上記バンプが第1金属材料からなり、このバンプの頂面 に単体の状態の融点が上記第1金属材料との合金の融点よりも低い第2金属材料か らなる接合膜が形成されており、上記パンプの頂面と上記接合膜との間に、上記パン プの頂面の一部を覆っとともに残余の部分を露出するように、上記第1金属材料に対 する拡散係数が上記第2金属材料よりも低い第3金属材料からなる拡散防止膜が形 成されており、上記接合膜は、上記拡散防止膜上に形成された部分と、上記バンプ の頂面に接して形成された部分とを有している。そして、上記方法は、上記半導体チ ップが上記バンプを挟んで上記半導体基板上に配置された状態で、上記第2金属 材料の単体の状態の融点以上であって、上記第1金属材料および第2金属材料の 合金の融点未満の第1温度に上記接合膜を加熱することにより、上記半導体チップ を上記半導体基板に仮接合させる仮接合工程と、この仮接合工程の後に、上記第1 金属材料および第2金属材料の合金の融点以上の第2温度に上記接合膜を加熱す ることにより、上記半導体チップを上記半導体基板に本接合させる本接合工程とを含 む。

- [0012] この方法によれば、仮接合工程では、比較的低温での加熱によって、拡散防止膜上の接合膜(第2金属材料単体の状態の膜)を溶融させることによって、半導体チップと半導体基板との接合が達成される。その後、比較的高温での加熱によって、バンプの頂面に接している接合膜(第1および第2金属材料の合金膜)を溶融させることによって、接合膜と拡散防止膜との間の接合強度不足を補って、半導体チップを半導体基板に強固に接合させることができる。
- [0013] 上記本接合工程は、複数個の半導体チップを上記半導体基板上に仮接合させた 後に行われることが好ましい。

この方法によれば、仮接合された複数個の半導体チップに関して、上記本接合工程を一括して行っことができるから、製造工程を短縮することができるっえ、半導体基

板 および半導体チップが経験 することになる高温加熱プロセスの数が少なくなるから、それらに形成された素子の特性を良好に保持 することができる。

[0014] たとえば、半導体ウエハに複数個の半導体チップを上記仮接合によって接合した後、これらの複数個の半導体チップに対して上記本接合を一括して行い、その役に、1個以上の所定個数の半導体チップを含む領域毎に半導体基板を切断(ダイシング)して個片化すれば、複数個のチップ・オン・チップ構造の半導体装置を得ることができる。

本発明における上述の、またはさらに他の目的、特徴および効果は、添付図面を参照して次に述べる実施形態の説明により明らかにされる。

図面の簡単な説明

[0015] [図1 にの発明の一実施形態に係る半導体装置の構成を説明するための図解的な断面図である。

[図2]上記半導体装置を構成する親チップに形成されたバンプの詳しい構成を説明するための断面図である。

[図3]図3(a)は上記バンプの他の構成例を示す断面図であり、図3(b)はその平面図である。

[図4]図4(a)は上記バンプのさらに他の構成例を示す断面図であり、図4(b)はその平面図である。

[図5]図5(a)は上記バンプのさらに他の構成例を示す断面図であり、図5(b)はその平面図である。

[図6 **仁**の発明の他の実施形態に係る半導体装置の構成を説明するための図解的な断面図である。

[図7]図6の半導体装置における配線基板側のバンプの近傍の構成を拡大して示す 図解的な断面図である。

[図8 **仁**の発明のさらに他の実施形態に係る半導体装置の製造工程を説明するための図解的な斜視図である。

発明の実施の形態

[0016] 図1は、この発明の一実施形態に係る半導体装置の構成を説明するための図解的

な断面図である。この半導体装置は、いわゆるチップ・オン・チップ構造を有していて、親チップ1上に子チップ2,3を接合して構成されている。親チップ1および子チップ2,3はいずれも半導体チップ(たとえばシリコンチップ)であり、親チップ1の活性面(デバイスが形成された活性領域側表面)に子チップ2,3の活性面を対向させたフェース・ツー・フェース状態で接合されている。より具体的には、親チップ1は、活性面を上方に向けた姿勢でリートフレーム5のアイラント部6にダイボンディングされており、この親チップ1の上面に、子チップ2,3がフェースダクン姿勢で接合されている。親チップ1は、外部接続用のパッド(図示せず)を活性間に有しており、このパットがリートフレーム5のリート部7に、ボンディングワイヤ8を介して電気接続されている。そして、親チップ1、子チップ2,3、ボンディングワイヤ8およびリートフレーム5が、封止樹脂9によって封止されて、半導体パッケージが構成されている。リート部7の一部は、封止樹脂9から露出し、外部接続部(アウターリート部)として機能する。

- [0017] 親チップ1および子チップ2,3の活性間には、複数のバンプB1,B2,B3がそれぞれ形成されている。親チップ1のバンプB1と子チップ2のバンプB2とが互いに接合され、また、親チップ1のバンプB1と子チップ3のバンプB3とが互いに接合されている。これにより、親チップ1および子チップ2はバンプB1,B2を介して電気的に接続され、かつ、機械的に接合されている。同様に、親チップ1および子チップ3は、バンプB1,B3を介して電気的に接続され、かつ、機械的に接合されている。
- [0018] 図2は、親チップ1に形成されたバンプB1の詳しい構成を説明するための断面図である。親チップ1の本体部をなす半導体基板(たとえばシリコン基板)11の表面には、たとえば、多層配線構造が形成されている。その最上層の配線層(または金属パッド)12の一部は、表面保護膜13に形成された開口から露出しており、この開口を覆っよっに、たとえば金(Au)からなるバンプB1が、表面保護膜13から隆起して形成されている。このバンプB1の頂面には、バンプB1の材料の拡散を防止するための拡散防止膜14が全域に形成されており、この拡散防止膜14上に、たとえば錫(Sn)からなる接合膜15が形成されている。つまり、接合膜15は、その全部が拡散防止膜14上に形成されている。接合膜15は、その膜厚が、0.1ょm以上、5μm以下とされる

[0019] 接合膜15の材料であるSn (融点は232 C)は、バンプB1の材料であるAuよりも融点が低く、かつ、バンプB1の材料であるAuとの合金 (Au-Sn。融点は28 OC)よりも、単体の状態の方が融点が低い。また、バンプB1は、拡散防止膜14の材料よりも低融点の材料からなる。

拡散防止膜14は、たとえば、TiW膜からなる。この拡散防止膜14の材料であるTi Wは、バンプB1の材料であるAuに対する拡散係数が、接合膜15の材料であるSnよりも低い。また、拡散防止膜14の膜厚は、200A以上とされる。拡散防止膜14の膜厚が200A未満であると、AuやSnの拡散防止が不十分になる。

[0020] バンプB1の形成は、めっき工程によって行える。また、拡散防止膜14の形成は、 めっき工程またはスパッタ工程によって行える。さらに、接合膜15の形成は、めっき 工程またはスパッタ工程によって行える。

子チップ $_2$ , $_3$ のバンプ $_{B2}$ , $_{B3}$ は、たとえば、 $_{Au}$ で構成されている。これらのバンプ $_{B2}$ , $_{B3}$ に関しては、その表面に、バンプ $_{B1}$ の場合と同様な拡散防止膜や接合膜が設けられていてもよいが、一般的には、これらは必要ではない。

- [0021] 親チップ1に子チップ2,3を接合するときには、バンプB1とバンプB2,B3とを位置合わせしてそれらの頂面を互いに突き合わせる。その後、たとえば、親チップ1が加熱されることにより、接合膜15が、その材料であるSnの融点以上の温度に加熱される。これにより、接合膜15が溶融するから、その後に、加熱を停止すれば、接合膜15が冷却して固化し、バンプB1とバンプB2、B3とが接合されることになる。
- [0022] 拡散防止膜14の働きにより、その上に形成されている接合膜15は、バンプB1の材料との相互拡散が生じることなく、Sn単体の状態に保持される。したがって、接合膜15は、Au-Sn合金の融点よりも遥かに低い温度(232 C程度)の加熱で容易に溶融させることができる。これにより、低温での溶融接合工程によって良好な接合を達成できるから、親チップ1や子チップ2,3に形成された素子の特性を良好に保持することができる。
- [0023] 図3(a)は、バンプB1の他の構成例を示す断面図であり、図3(b)はその平面図である。この構成例では、拡散防止膜14が、バンプB1の頂面の中央領域のみに形成されており、バンプB1の頂面の周縁部領域は露出している。そして、接合膜15は、拡

散防止膜14を覆っとともに、バンプB1の頂面の露出領域をも覆っよっに形成されている。すなわち、この構成例では、接合膜15は、拡散防止膜14の上に位置する中央領域に存在する単体領域15Aと、バンプB1の頂面に接触した環状領域(周縁部領域)に存在する合金領域15Bとを有している。単体領域15Aは、バンプB1の材料であるAuとの相互拡散が生じないので、単体のSnで構成されている。したがって、この単体領域15Aの融点は、約232 ℃である。合金領域15Bは、バンプB1の材料であるAuとの相互拡散により生じたAuーSn合金で構成されている。したがって、この合金領域15Bの融点は、約28 份Cである。

[0024] 上記のような構造は、拡散防止膜14をバンプB1の頂面の全域に形成した後に、その拡散防止膜14をリソグラフィエ程によってパターニングすることによって形成できる

Snからなる接合膜15とTiWからなる拡散防止膜14との接合強度(密着性)は必ずしも良くない。そこで、単体領域15Aを利用してバンプ間の仮接合工程を行い、その後に、合金領域15Bを利用して本接合工程を行っことにより、充分な接合強度が得られる。

- [0025] 親チップ1に子チップ2,3を接合するときには、バンプB1とバンプB2,B3とを位置合わせしてそれらの頂面を互いに突き合わせ、たとえば、親チップ1を加熱することにより、接合膜15が、その材料であるSnの融点以上の温度(ただし、Au-Snの融点よりも低い温度)に加熱される。これにより、接合膜15の単体領域15Aが溶融するから、その後に、加熱を停止すれば、接合膜15が冷却して固化し、バンプB1とバンプB2,B3とが仮接合されることになる。
- [0026] 親チップ1に接合すべき全ての子チップ2,3を仮接合した後に、親チップ1を加熱して、接合膜15を、合金領域15Bを溶融させることができる温度(約28 0℃以了)に加熱する。これにより、合金領域15Bが溶融するから、その後に加熱を停止すれば、接合膜15が冷却して固心し、合金領域15BにおいてバンプB1とバンプB2,B3とが強固に接合される。こうして、拡散防止膜14が介在する単体領域15Aにおける接合強度不足が、拡散防止膜14の介在のない合金領域15Bにおける接合によって補われることにより、本接合が達成される。

- [0027] 高温の溶融接合工程となる本接合工程は、全ての子チップ2,3を親チップ1に接合した後に行われるので、1回のみの工程となる。したがって、親チップ1および子チップ2,3に対する加熱回数を最小限に抑えることができるから、それらに形成された素子の特性を良好に保持できる。
  - 図4(a)は、バンプB1のさらに他の構成例を示す断面図であり、図4(b)はその平面図である。この構成例では、拡散防止膜14が、バンプB1の頂面の中央部および周縁部を露出させ、残余の環状領域を覆う環状パターンに形成されている。このような、拡散防止膜14は、拡散防止膜14をパンプB1の頂面の全域に形成した後に、リソグラフィ工程によってパターニングすることにより得られる。
- [0028] 接合膜15は、上記のような拡散防止膜14を覆い、さらに、バンプB1の露出部分に接するように形成される。したがって、接合膜15は、拡散防止膜14よりも内側の中央領域に対応する中央合金領域151と、拡散防止膜147の領域である環状の単体領域152と、拡散防止膜14よりも外側の周縁合金領域153とを有することになる。単体領域152は、Sn単体の領域であり、中央合金領域151および周縁合金領域153は、バンプB1の材料と接合膜15の材料との相互拡散により生じたAuーSn合金からなる領域である。
- [0029] 親チップ1おょび子チップ2,3の接合工程は、図3(a)および図3(b)の構成例の場合と同様である。ただし、図4(a)および図4(b)の構成例の場合には、バンプB1の中央部および周縁部において、拡散防止膜14の介在のない強固な接合が得られるので、接合強度をさらに向上することができる。

図5(a)は、バンプB1のさらの他の構成例を示す断面図であり、図5(b)はその平面図である。この構成例では、図4(a)および図4(b)の構成の場合と同様な環状の第1拡散防止膜14(膜厚200A以了)がバンプB1の頂面に形成され、この第1拡散防止膜14を覆い、さらにバンプB1の頂面の露出部分を覆うように第1接合膜15(膜厚0.1 はm~5 μm)が形成されており、さらに、第1接合膜15上に、その中央領域を覆先ともに周縁の環状領域を露出させる第2拡散防止膜24(膜厚200A以了)が形成され、さらに、この第2拡散防止膜24および第1接合膜15の露出部分を覆うように第2接合膜25(膜厚0.1 μm~5 μm)が積層して形成されている。第1および第2拡散

防止膜14,24は、たとえば、いずれも、TiWからなる。また、たとえば、第1接合膜15は、Snからなり、第2接合膜25はSn-In合金からなる。Sn-In合金の融点は、約200°Cである。

- [008 d] 第1拡散防止膜14よりも外力の領域では、バンプB1の材料であるAuと、第1接合膜15の材料であるSnと、第2接合膜25の材料であるSnーInとの拡散が生じていて、この領域は、AuーSnーIn合金領域31となっている。この合金領域31の内側であって、第2拡散防止膜24よりも外力の環状の領域では、第1接合膜15の材料であるSnと第2接合膜25の材料であるSnーIn合金との相互拡散が生じていて、この領域は、SnリッチなSnーIn合金領域32となっている。また、第2拡散防止膜24上の領域は、SnーIn合金の単体領域(Au元素が実質的に混入していない状態の領域)33となっている。さらに、第1拡散防止膜14と第2拡散防止膜24との間の領域(SnリッチなSnーIn合金領域32の内側)は、Sn単体領域34となっている。そして、第2拡散防止膜24の直下の中央領域であって、第1拡散防止膜14よりも内側の領域では、バンプB1の材料であるAuと第1接合膜15の材料であるSnとの相互拡散が生じ、この領域は、AuーSn合金領域35となっている。
- [0031] この構成の場合、SnリッチなSn-In合金領域32は、約200C程度の加熱で溶融 させることができるから、上記の仮接合工程をより低温で行っことができる。

図6は、この発明の他の実施形態に係る半導体装置の構成を説明するための図解的な断面図である。この半導体装置は、配線基板40の表面に半導体チップ5Q60をフリップチップ接合して構成されている。配線基板40は、絶縁性基板41と、この絶縁性基板41上に形成された配線導体(たとえば、Cuからなる)42と、この配線導体42上に突出して形成された複数のバンプB40とを備えている。絶縁性基板41の表面は、バンプB40の部位を除き、レジストまたは樹脂(以下「レジスト等」という。)44で被覆されている。

[0032] 半導体チップ5 Q, 6 Oは、活性面を配線基板4 Oの表面に対向させたフェースダウン 姿勢で配線基板4 Oに接合されている。これらの半導体チップ5 Q, 6 Oの活性面には、 バンプB5 Q, B6 Oがそれぞれ複数設けられている。これらのバンプB5 Q, B6 Oは、レジスト等44 に形成された開口から露出しているバンプB4 Oにそれぞれ接合されてお

り、これにより、半導体チップ50,60の配線基板40への接合が達成されている。

- [0033] 図7は、配線基板4 0のバンプB4 0の近傍の構成を拡大して示す図解的な断面図である。バンプB4 0は、たとえば、配線導体42上に形成されたAuめっき層で構成されている。このバンプB4 0の頂面は、たとえばTiWからなる膜厚2 00A以上の拡散防止膜7 0によって全域が被覆されており、この拡散防止膜7 0上にたとえばSnからなる膜厚 0.1 μ m以上5 μ m以下の接合膜55 が形成されている。すなわち、バンプB4 0 に関連する構成は、上述の図2 に示されたバンプB1 に関連する構成と同様になっている。
- [0034] したがって、バンプB4 0の材料と接合膜55の材料との相互拡散が生じることはなく、接合膜55は、Sn単体の膜となっている。したがって、Snの融点(約232°C)程度の低温の加熱によって接合膜55を溶融させることができ、半導体チップ5 Q, 6 0のバンプB5 Q, B6 0をバンプB4 0に接合することができる。

半導体チップ5 Q 6 Oのバンプ $B_5$  Q  $B_6$  Oは、たとえば、Auで構成されている。これらのバンプ $B_5$  Q  $B_6$  Oの表面にも拡散防止膜と接合膜との積層構造を形成してもよいが、通常は不要である。

- [0035] 拡散防止膜7 0と接合膜55との密着力のみでは接合強度が不足する場合には、バンプB4 0上に、図3(a) および図3(b)、図4(a) および図4(b) または図5(a) および図5(b) の場合と同様な積層構造を設ければよい。この場合には、まず、比較的低温(たとえば232°C前後) の加熱によって接合膜15,25の単体領域の溶融を生じさせて、接合すべきすべての半導体チップ5 Q 6 0を配線基板4 0に仮接合し、その後に、短時間の高温加熱(28 (j)C程度)によってAu-Sn合金部分やAu-Sn-In合金部分の溶融を生じさせて、本接合を行えばよい。
- [0036] 図8は、この発明のさらに他の実施形態に係る半導体装置の製造工程を説明するための図解的な斜視図である。この実施形態では、チップ・オン・チップ構造の半導体装置が製造される。具体的に説明すると、半導体ウエ//(たとえばシリコンウエ//)Wには、複数個の半導体チップに対応した複数のチップ領域Aが予め形成され、このチップ領域Aには、上述の図3(a)および図3(b)、図4(a)および図4(b)または図5(a)および図5(b)に示す積層膜を頂面に有するバンプBが予め形成されている。この状

態の半導体ウエハWに対して、自動実装機械によって、複数個の半導体チップCが 複数のチップ領域Aにそれぞれ順次配置されていく。半導体チップCの下方に向け られた活性間には、バンプBに接合すべきバンプ(図示せず)が形成されている。

[0037] 複数個の半導体チップCを複数のチップ領域Aに順次配置していくとき、半導体ウエ//、Wは、上記仮接合工程に対応した所定の低温(たとえば、232 で前後)に保持される。これにより、バンプB上では、接合膜の単体部分が溶融して、半導体チップCのバンプと仮接合されることになる。

半導体ウエ/、W上の所定の複数のチップ領域A(たとえば、すべてのチップ領域A)に半導体チップCを仮接合し終えると、次に、半導体ウエ/、Wは、上記本接合工程に対応した所定の高温(たとえば、28 のC程度)に所定の短時間だけ加熱される。これにより、接合膜の合金部分が溶融し、強固な結合が達成される。半導体ウエ/、Wが28 の高温に加熱されるのは、本接合工程における短時間に限定されるから、半導体ウエ/、Wや半導体チップCに形成された素子特性に対する影響を最小限に抑制しつつ、半導体チップCを半導体ウエ/、Wに接合することができる。

[0038] その後、半導体ウエ//Wは、スクライブラインLに沿って切断され、チップ領域Aごとに分離される。これにより、チップ・オン・チップ構造の半導体装置の個片が複数個得られることになる。

以上、この発明の3つの実施形態について説明したが、この発明はさらに他の形態で実施することもできる。たとえば、上記の実施形態では、親チップ1、配線基板40 および半導体ウエ/\Wの側に設けられるバンプの頂面に拡散防止膜および接合膜を形成することとしたが、子チップ2,3、半導体チップ5Q60および半導体チップC の側に設けられるバンプの頂面に拡散防止膜および接合膜を設けることとし、親チップ1、配線基板40および半導体ウエ/\W側のバンプの頂面には、拡散防止膜および接合膜を設けないよっにしてもよい。

[0039] また、上記の実施形態では、互いに接合されるバンプがいずれもAuからなっている例について説明したが、バンプの材料は、たとえば、Cuであってもよく、互いに接合されるバンプの材料が共通している必要もない。すなわち、たとえば、AuバンプとCuバンプとが接合膜を介して接合されてもよい。

また、互いに接合される電子装置(配線基板または半導体チップ)の両方にバンプを設けておく必要はなく、いずれか一方にのみバンプを設けておいてもよい。たとえば、配線基板上に半導体チップをフリップチップ接合する場合に、半導体チップ側にのみバンプを設けておき、このバンプを配線基板上に配線導体に接合するようにしてもよい。この場合には、半導体チップ側のバンプの頂面に、拡散防止膜および接合膜の積層構造を形成しておけばよい。

- [00 d] さらに、上記の実施形態では、接合膜の材料として、s nおょびs n-In合金を例示したが、これらのほかにも、インジウム(In)を用いることができる。一般に、バンプの頂面に、バンプの材料よりも低融点の接合膜を形成すればよい。より具体的には、接合膜/バンプの材料の組み合わせとしては、s n/Au、s n/C u、In/Au、In/C u、In/s nなどを例示できる。
- [00.1] また、上記の実施形態では、拡散防止膜としてTiw 膜を例示したが、ほかにも、Ni 膜、Ti膜 およびc r膜などを拡散防止膜として用いることができる。ただし、いずれの 薄膜の場合にも、十分な拡散防止機能を得るためには、2 00k 以上の膜厚とすることが好ましい。

また、上記図6 および図7 の構成の場合、c uからなる配線導体4 2 とAuからなるバンプB4 0との間にNi層を介在させて、これらの間の相互拡散を抑制することが好ましい。

[00.2] 本発明の実施形態について詳細に説明してきたが、これらは本発明の技術的内容を明らかにするために用いられた具体例に過ぎず、本発明はこれらの具体例に限定して解釈されるべきではなく、本発明の精神および範囲は添付の請求の範囲によってのみ限定される。

この出願 は、 $_2$  00 年。月 皿 日に 日本 国特許庁 に提 出された特願 $_2$  00  $_2$   $_3$   $_4$  7 号に対応 しており、この出願 の全開示はここに引用 により組 み込まれるものとする。

## 請求の範囲

[1] 基板と、

基板の表面に形成され、第1金属材料からなるバンプと、

このバンプの頂面に形成され、単体の状態の融点が上記第1金属材料との合金の 融点よりも低い第2金属材料からなり、他の装置の電気接続部との接合のための接 合膜と、

上記バンプの頂面と上記接合膜との間に介在され、上記第1金属材料に対する拡 散係数が上記第2金属材料よりも低い第3金属材料からなり、上記バンプの頂面の少 なくとも一部を覆うように形成された拡散防止膜とを含む、電子装置。

- [2] 上記拡散防止膜は、上記バンプの頂面全域を覆っており、 上記接合膜の全部が上記拡散防止膜上に形成されている、請求項1記載の電子 装置。
- [3] 上記拡散防止膜は、上記バンプの頂面の一部を覆っとともに残余の部分を露出するよっに形成されており、

上記接合膜は、上記拡散防止膜上に形成された部分と、上記バンプの頂面に接して形成された部分とを有している、請求項1記載の電子装置。

- [4] 上記基板は、半導体基板であり、 上記電子装置は、半導体チップである、請求項1記載の電子装置。
- [5] 上記基板は、絶縁基板上に配線導体が形成された配線基板であり、 上記パンプは、上記配線導体に接合された状態で上記配線基板上に設けられている、請求項1記載の電子装置。
- [6] それぞれバンプを有する第1半導体チップおよび第2半導体チップをバンプ同士を接合させて結合したチップ・オン・チップ構造の半導体装置であって、 上記第1半導体チップおよび第2半導体チップのうちの少なくともいずれか一方が、 請求項4記載の電子装置からなっている、半導体装置。
- [7] 絶縁基板上に配線導体が形成された配線基板と、 この配線基板に上記パンプを対向させて上記配線導体に接合された請求項4記載 の電子装置とを含む、半導体装置。

[8] 半導体基板にバンプを介して半導体チップを接合させることによって半導体装置を 製造するための方法であって、

上記バンプが上記半導体基板および半導体チップの少なくともいずれか一方の表面に形成されており、上記バンプが第1金属材料からなり、このバンプの頂面に単体の状態の融点が上記第1金属材料との合金の融点よりも低い第2金属材料からなる接合膜が形成されており、上記バンプの頂面と上記接合膜との間に、上記バンプの頂面の一部を覆っとともに残余の部分を露出するよっに、上記第1金属材料に対する拡散係数が上記第2金属材料よりも低い第3金属材料からなる拡散防止膜が形成されており、上記接合膜は、上記拡散防止膜上に形成された部分と、上記バンプの頂面に接して形成された部分とを有しており、


上記方法は、

上記半導体チップが上記バンプを挟んで上記半導体基板上に配置された状態で、上記第2金属材料の単体の状態の融点以上であって、上記第1金属材料および第2金属材料の合金の融点未満の第1温度に上記接合膜を加熱することにより、上記半導体チップを上記半導体基板に仮接合させる仮接合工程と、


この仮接合工程の後に、上記第1金属材料および第2金属材料の合金の融点以上の第2温度に上記接合膜を加熱することにより、上記半導体チップを上記半導体基板に本接合させる本接合工程とを含む、半導体装置の製造方法。

[9] 上記本接合工程は、複数個の半導体チップを上記半導体基板上に仮接合させた後 に行われる、請求項8記載の半導体装置の製造方法。


[図1]




[図2]




[図3]




[図4]




[図5]




[図6]



[図7]



[図8]



# INTERNATIONAL SEARCH REPORT

International applickmon No.

		PCT/JP20	005/011009	
	ATION OF SUBJECT MATTER H01 L21/60 , 25/065 , 25/07 , 25/1	8		
According to Inte	emational P tent Classifica on (IPC) or to both nationa	l classification and IPC		
B. FIELDS SE				
	enta on searched (classifica on system followed by cla H01L21/60 , 25/065 , 25/07 , 25/1			
Documentation s	earched other than minimum documenta on to the exte	nt that such documents are included 面 the	fields searched	
Jitsuyo Kokai Jit	Shinan Kbho 1922-1996 Jits suyo Shinan Kbho 1971-2005 To	suyo Shinan Toroku Kbho roku Jitsuyo Shinan Kbho	1996-2005 1994-2005	
Elcctomc d tab	ase consulted durmg the international search (name of c	lata base and, where prac c北le, scmrch te	rms used)	
C. DOCUMEN	TS CONSIDERED TO BE RELEVANT			
Category	Citation of document, with indication, where ap		Relevant to claim No.	
X Y A	JP 62-117346 A (Fujitsu Ltd.), 28 May, 1987 (28.05.87), Page 2, lower left column, lir right column, line 17; Figs. (Family: none)	ne 8 to lower	1,2,5 4,6,7 3,8,9	
X <u>A</u>	JP 54-159173 A (Hitachi, Ltd. 15 December, 1979 (15.12.79), Page 2, upper left column, lir left column, line 11; Fig. 1 (Family: none)		1,2 3,8,9	
Y	JP 2004-79685 A (Rohm Co., L 11 March, 2004 (11.03.04), . Page 4, line 38 to page 5, lir lines 11 to 16; Fig. 2 & US 2004/0137708 Al		4,6,7	
Further documents are hsted <u>E</u> the contmua con of Box C Scc patent <u>E</u> tnily annex				
"A" document d	ories of cited documents: efining the general state of the art which is not considered cular relevance	'T" later document published after the inte date and not in conflict with the applic the principle or theory underlying the i	ation but cited to understand	
1	cation or patent but published on or after the international	'X" document of particular relevance; the considered novel or cannot be considered.	claimed invention cannot be dered to involve an inventive	
		step when the document is taken alone 'Y" document of particular relevance; the o	claimed invention cannot be	
special reason (as specified)  "O" document referring to an oral disclosure, use, exhibition or other means  "P' document published prior to the international filing date but later than the priority date claimed		considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art document member of the same patent family		
Date of the actual completion of the international search 02 Sept ember , 2005 (02.09.05)		Date of mailing of the international search report 2 0 September , 2 0 0 5 (2 0 . 0 9 . 0 5)		
Name and mailing address of the ISA/ Japanese Patent Office		Authorized officer		
Facsimile No. Telephone No Form PCT/ISA/2 10 (scc ond shcct) (January 2004)				
	- (			

#### 国際調査報告

発明の属する分野の分類 (国際特許分類 (IPC))

Int.Cl.7 H01L21/60, 25/065, 25/07, 25/18

#### B. 調査を行った分野

調査を行った最小限資料 国際特許分類 (IPC) )

Int.cl. 7 H01L21/60, 25/065, 25/07, 25/18

### 最小限資料以外の資料で調査を行った分野に含まれるもの

日本国奥用新案公報

1922-1996

日本国公開與用新案公報

1971-2005 年

日本国奥用新案登録公報

1996-2005 年

日本国登録実用新案公報

1994-2005 年

国際調査で使用 した電子デュタベース (データベースの名称、調査に使用した用語)

C. 関連すると認められる文献				
引用文献の カテゴリー*	引用文献名 及メー部の箇所が関連するときは、その関連する箇所の表示	関連 する 請求の範囲の番号		
X Y A	JP 62-117346 A (富士通株式会社) 1987.05.28, 第2頁左下欄第8行-右下欄第17行,第1-3図 (7 ァミリーなし)	1, 2, 5 4, 6, 7 3, 8, 9		
Х <u>А</u>	JP 54-159173 A 株式会社日立製作所) 197 9.12 .15, 第2頁左上欄第12行-左下欄第11行, 第1図 (ファミリーなし)	1, 2 3, 8, 9		

午

### C欄の続きにも文献が列挙されている。

r パテントファミリーに関する別紙を参照。

- 引用文献のカテゴリ-
- 「TA」特に関連のある文献ではなく、一般的技術水準を示す 「TT」国際出願 日又は優先日後に公表された文献であって もの
- 「E」国際出願日前・D出願または特許であるが、国際出願日 以後に公表されたもの
- 「し」優先権主張に疑義を提起する文献又は他の文献の発行 日若しくは他の特別な理由を確立するために引用す る文献 (理由を付す)
- 「O」 ロ頭による開示、使用、展示等に冒及する文献
- IP」国際出願日前で、かつ優先権の主張の基礎となる出願

- の目の役に公表された文献
- 出願と矛盾するものではなく、発明の原理又は理論 の理解のために引用するもの
- [X]特に関連のある文献であって、当該文献 ひみで発明 の新規性又は進歩性がないと考えられるもの
- 「Y」特に関連のある文献であって、当議文献と他のI以 上の文献との、当業者にとって自明である組合せに よって進歩性がないと考えられるもの
- 「& 」同一パテントファミリー文献

国際調査報告の発送 日 国係調査を完了した日 20. 09.2005  $0\ 2\ .\ 0\ 9\ .\ 2\ 0\ 0\ 5$ 9539 特許庁審査官 権限のある職員) 国際調査機関の名称及びあて先 日本国特許庁 (I SA/J P) 田中 永一 郵便番号 100-8915 電話番号 03-3 581-1101 内線 東京都千代田区霞が関三丁目4番3号 3 4 6 9

C (続き)	関連 すると認められる文献		
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連 する 請求の範囲の番号	
Y	JP 2004-79685 A(ローム株式会社) 2004.03.11, 第4頁第38行-第5頁第4行, 第7頁第11-16行, 図2 & US 2004/0137708 Al	4, 6, 7	
	•		
	(2004518)		